首页 > 代码库 > Verilog中的符号运算
Verilog中的符号运算
在Verilog-1995中，只有integer数据类型被转移成有符号数，而reg和wire数据类型则被转移成无符号数。由于integer类型有固定的32位宽，因此它不太灵活。
在Verilog-2001中，有符号形式也被扩展到reg和wire数据类型中。新加一个关键字，signed，可以按照下面的方式定义：
reg signed[7:0] test;
wire signed[7:0] test_w;
下面是一些有符号计算以及赋值语句实例：
可见，在进行有符号运算时，表达式中的变量均应为有符号数，且常数不能限定长度，否则进行无符号运算。
Verilog中的符号运算
声明：以上内容来自用户投稿及互联网公开渠道收集整理发布，本网站不拥有所有权，未作人工编辑处理，也不承担相关法律责任，若内容有误或涉及侵权可进行投诉： 投诉/举报 工作人员会在5个工作日内联系你，一经查实，本站将立刻删除涉嫌侵权内容。