模块的输入是wire型 但是模块输出既可以是wire

没有声明位宽的信号是1bite位宽

assign 赋值语句用来描述简单的逻辑电路 当语句发生变化时 assign语句会马上给wire型变量赋值 并且 assign 左边的必须是wire型变量
assign data_a = (data_o == 1‘b1);注意是阻塞赋值