对上节简单的例子，通过编写的Makefile，将原来编译时需要4条命令直接减少为一条命令就可以解决，即直接输入make即可，当然了，Makefile的好处并不指的这一点，还有很多好处，下面就对Makefile详细的进行讨论。

        Makefile语法规则：

              targets : prerequistes

              <TAB>    command

         或：

              targets: prerequistes;command 
              <TAB>    command            

       eg:
              main:main.o my_fun1.o my_fun2.o
	           gcc -o main main.o my_fun1.o my_fun2.o</span>

                  表示，目标(targets)的依赖对象是main.o,my_fun1.o,my_fun2.o，当依赖的对象在目标修改后修改的话,就要去执行类似第二个行的命令。

           Makefile 有三个非常有用的变量.分别是$@,$^,$<代表的意义分别是:$@--目标文件,$^--所有的依赖文件,$<--第一个依赖文件.如果我们使用上面三个变量,那么我们可以简化
上节的Makefile。

           简化后的Makefile:

main:main.o my_fun1.o my_fun2.o
	gcc -o $@ $^
main.o:main.c my_fun1.h my_fun2.h
	gcc -c $<

my_fun1.o:my_fun1.c my_fun1.h
	gcc -c $<

my_fun2.o:my_fun2.c my_fun2.h
	gcc -c $<

         还有一个Makefile的缺省规则,

    ..c.o:
         gcc -c $<

       这样，Makefile还可以继续简化，

main:main.o my_fun1.o my_fun2.o
	gcc -o $@ $^
..c.o:
	gcc -c $<

linux学习之C语言（5）------ Makefile详解