首页 > 代码库 > 软考——CPU构成与原理

软考——CPU构成与原理


一、基本组成:

  运算器

   算术逻辑单元(ALU):负责数据处理,实现对数据的算术运算和逻辑运算,暂时存储计算结果等
   累加寄存器(AC):当ALU执行算术或是逻辑运算的时候,为ALU提供一个工作区。
   数据缓冲寄存器(DR):作为CPU和内存,外围设备之间数据的中转站。是CPU和内存,外围设备之间在操作速度上的缓冲
   状态条件寄存器(PSW):保存算术指令和逻辑指令的结果,分为状态标志和控制标志。

  控制器

   程序计数器PC:具有寄存信息和记数两种功能,又称为指令计数器。
   指令寄存器IR:当CPU执行一条指令时,先把它从内存储器取到指令缓存器中,再送入到指令寄存器中,然后经过指令译码器的译码,从而产生各种微操作。
   地址寄存器(AR):保存当前CPU所访问的内存单元的地址,由于CPU和内存在操作速度上的差异,所以需要使用AR保持地址信息,直到内存的读写操作完成。
   指令译码器(ID):指令译码器对指令的操作码和地址码进行解析,转换成相应的操作信号,控制各部件的工作,完成所需要的功能。



二、执行流程:

  指令取址阶段:  

  程序计数器PC装入初始指令,从指令cache中读取OP码和地址码,通过指令总线,传到指令寄存器中,此时,指令地址总线+1,为执行下一条指令做好准备。再通过指令译码器交给操作控制器进行处理操作控制器处理,至此,指令取址结束;

 

  指令执行阶段:

  指令取址结束之后,经过操作控制器,将指令转化为相应的控制信号传到通用寄存器,根据地址码选择内存地址,OC送出控制信号到ALU(算术逻辑单元),根据操作码进行相关操作之后,ALU处理后,将处理的数据传入到数据总线,任何时候数据总线上面只能又一个数据。将数据总线上的数据,传入到DR(数据缓冲寄存器,对应笔记本内存条),之后就是将DR中的数据,存入到目标寄存器中。执行完毕




三、小结

  站在巨人的肩膀上——多听听别人是怎么讲的。