首页 > 代码库 > CRC校验码的verilog实现与仿真结果
CRC校验码的verilog实现与仿真结果
循环冗余校验码（CRC）的基本原理是：
将被处理的报文比特序列当做一个二进制多项式A(x)的系数，（任意一个由二进制位串组成的代码都可以和一个系数仅为‘0’和‘1’取值的多项式一一对应。例如：代码1010111对应的多项式为x6+x4+x2+x+1，而多项式为x5+x3+x2+x+1对应的代码101111），该系数乘以2^n（n为生成多项式g(x)中x的最高次幂）以后再除以发送方和接收方事先约定好的生成多项式g(x)后，求得的余数P(x)就是CRC校验码，把它副到原始的报文A(x)后面形成新的报文即为A(x)*x^n+P(x)，并且发送到接收端，接收端从整个报文中提取出报文B(x)（即为发送端的A(x)，此时不能保证发送正确所以用B(x)表示），然后用与接收端同样的做法将B(x)对应的二进制序列乘以2^n（左移n位）后，除以事先约定好的g(x)得到一个余数p(x)，此时如果接收报文中的CRC校验码与计算得到的校验码相同，即P(x)=p(x)，则传输正确，否则传输有误，重新传输。
上述工作过程中有几点需要注意：
1.在进行CRC计算时，采用二进制(模2)运算法，即加法不进位，减法不借位，其本质就是两个操作数进行逻辑异或运算；
2.在进行CRC计算前先将发送报文所表示的多项式A(x)乘以x“，其中n为生成多项式p(x)的最高幂值。对二进制乘法来讲，A(x)·x“就是将A(x)左移n 位，用来存放余数p(x)，所以实际发送的报文就变为A(x)·x^n+p(x)：
3.生成多项式g(x)的首位和最后一位的系数必须为1，且生成多项式根据不同国家的标准有不同的形式。
CRC校验码检错的原理如下图
（以上关于CRC校验的介绍来自硕士论文《基于FPGA的串行通信实现与CRC校验》加上本人的理解做了一些改动）
下面举例说明CRC校验码的求法：（此例子摘自百度百科：CRC校验码）
input clk;
input rst_n;
output reg [15:0]crc=0;
wire[23:0]stemp;
reg[23:0]temp=0;
parameter polynomial=17‘b1_0001_0000_0010_0001;
assign stemp={data,16‘b0000000000000000};
always @ (posedge clk or negedge rst_n)
begin
if(!rst_n)
begin
crc<=0;
temp<=stemp;
end
else
begin
if(temp[23]) temp[23:7]<=temp[23:7]^polynomial;
else if(temp[22]) temp[22:6]<=temp[22:6]^polynomial;
else if(temp[21]) temp[21:5]<=temp[21:5]^polynomial;
else if(temp[20]) temp[20:4]<=temp[20:4]^polynomial;
else if(temp[19]) temp[19:3]<=temp[19:3]^polynomial;
else if(temp[18]) temp[18:2]<=temp[18:2]^polynomial;
else if(temp[17]) temp[17:1]<=temp[17:1]^polynomial;
else if(temp[16]) temp[16:0]<=temp[16:0]^polynomial;
else crc<=temp[15:0];
end
end
endmodule
// Inputs
reg clk;
reg [7:0] data;
reg rst_n;
// Outputs
wire [15:0] crc;
// Instantiate the Unit Under Test (UUT)
crc uut (
.clk(clk),
.data(data),
.rst_n(rst_n),
.crc(crc)
);
initial begin
// Initialize Inputs
clk=0;
data=http://www.mamicode.com/0;
rst_n=0;
#100
data =http://www.mamicode.com/8‘b10110110;
rst_n = 1;
// Wait 100 ns for global reset to finish
#50;
rst_n =0;
#50
rst_n =1;
#1000
data =http://www.mamicode.com/8‘b01001100;
rst_n = 1;
#50;
rst_n =0;
#50
rst_n =1;
#1000
data =http://www.mamicode.com/8‘b10110011;
rst_n = 1;
#50;
rst_n =0;
#50
rst_n =1;
#1000
data =http://www.mamicode.com/8‘b10010110;
rst_n = 1;
#50;
rst_n =0;
#50
rst_n =1;
#1000
data =http://www.mamicode.com/8‘b10100101;
rst_n = 1;
#50;
rst_n =0;
#50
rst_n =1;
// Add stimulus here
end
always #10 clk=~clk;
endmodule
