#include <stdio.h> 
#include "function.h"
int main()
{
    fun1();
    fun2();
    fun3();
    return 0; 
}

#include<stdio.h>
int fun1() 
{ 
    printf("This is first function!\n"); 
    return 0; 
} 
 
int fun2() 
{ 
    printf("This is second function!\n"); 
    return 0; 
} 
 
int fun3() 
{ 
    printf("This is third function!\n"); 
    return 0; 
}

#ifndef _FUN_H
#define _FUN_H

int fun1(void);
int fun2(void);
int fun3(void);
 
#endif

gcc -o hello hello.c function.c -I.

来编译。“-I.”是指 gcc 在当前目录（.）下寻找头文件。如果不用 makefile，在“测试-修改-调试”过程中，我们必须不停地在终端中按上下键来寻找最后的那条编译指令。这种编译方法有两个缺陷：

1. 当你把编译指令丢失或者换电脑的时候，这样效率会很低；
2. 当我们只修改了一个.c文件时，每一次都将必须重新编译所有的文件，非常耗时，不划算。

hello: hello.c function.c
    gcc -o hello hello.c function.c -I.

注意：第一行中并没有任何参数，只是在冒号（:）后列出编译中所需的文件，当第一行中的任何文件中更改时，make 就知道 hello  需要重新编译了。还有一点非常重要：gcc 前面必须有一个Tab，在任何指令之前都要有一个Tab，不然make就会罢工的。

现在我们已经解决了问题1，不用上下按箭头了，但是对于问题2依旧没有很好地解决。

TARGET = hello
CC = gcc
CFLAGS = -I.

$(TARGET): hello.c function.c
   $(CC) -o $(TARGET) hello.c function.c $(CFLAGS)

这里我们新定义了三个变量 TARGET、CC 和 CFLAGS 。TARGET是目标文件名，CC是编译器，CFLAGS是编译用的参数。make 会先分别编译 .c 文件，然后生成可执行文件 hello。

这种形式的makefile在小项目中非常有效，但是有一个遗憾：include 头文件的变动。如果我们修改了 function.h 文件，make是不会重新编译 .c 文件的，事实上我们需要重新编译。为了解决这一问题，我们必须告诉 make 所有的 .c 文件依赖于 .h 文件。

一般在书写Makefile时，各部分变量引用的格式如下：

1. make变量（Makefile 中定义的或者是 make 的环境变量）的引用使用“$(VAR)”格式，无论“VAR”是单字符变量名还是多字符变量名。
2. 出现在规则命令行中shell变量（一般为执行命令过程中的临时变量，它不属于Makefile变量，而是一个shell变量）引用使用shell的“$tmp”格式。
3. 对出现在命令行中的 make 变量同样使用“$(CMDVAR)” 格式来引用。

TARGET = hello
CC = gcc
CFLAGS = -I.
DEPS = function.h

%.o: %.c $(DEPS)
    $(CC) -c -o $@ $< $(CFLAGS)

$(TARGET): hello.c function.c
    $(CC) -o $@ $^ $(CFLAGS)

首先定义 DEPS，声明 .c 文件所依赖的 .h 文件。然后我们定义一条规则，为所有的 .c 文件生成一个 .o 文件。最后再定义生成目标文件。其中，

• -c：意味着产生object文件；
• $@：目标文件（%.o），即冒号（:）的左边；
• $^：所有的依赖文件（%.c），即冒号（:）的右边；
• $<：第一个依赖文件。

TARGET = hello
CC = gcc
CFLAGS = -I.
DEPS = function.h
OBJ = hello.o function.o

%.o: %.c $(DEPS)
    $(CC) -c -o $@ $< $(CFLAGS)

$(TARGET): $(OBJ)
    $(CC) -o $@ $^ $(CFLAGS)

clean:
    rm -f $(TARGET) *.o