4.DCT是DT topolo(后面这个怎么拼，忘了)。具体就是跟物理综合类似，前端综合时就读入PLACE的DEF。方法学上的吧，或者DC直接支持只是在流程上有区别。promot是这样的。UG中有的 。

5.hierarchy深无所谓，只要R2R之间逻辑深度不深，那综合就不会有问题。HIER深，对综合没什么影响除非你用bottom-up综合，而且逻辑层次间不优化否则没影响。我们在写详设方案时，就考虑到在使用的工艺下，在给定约束中，最多的逻辑深度是多少，然后做方案时就会考虑逻辑深度不能太深

6.top level直接综合，能得到最好的结果。一般只有芯片太大，没法top直接综合，才采取subchip单独综合，top上只link的方法（TOP没有其 它逻辑时）。因为大的项目都是subchip单独综合，TOP上再综合，TOP综合时subchip间如果离的远，那连线的delay就是 i->reg的input delay了.

7.高手，都对工艺库很了解大概知道每个AND,OR,MUX的延迟是多大。

8.作为DESIGNER的基本功，别总跟DC过不去，强化自己电路的理解，还有一些很common的协议之类的，才是最重要的.

9.常用module的设计，起效最快，最不浪费的就是，常用电路的设计。IC类的面试，笔试，都只问这个。

10.因为有很多很有经验的人，会把流程搞好他们的经验，保证了流程是最可靠的新人只需要run，设计的任务不是跑dc,而是根据要求，设计出最优化的电 路。在做一个项目中，会有很多需要跑流程的事情要做，那时候，遇到什么学什么就行，在学校的时候，如果见的多，看的多，或者有接触的话，在用的时候，就会 上手快很多

11.高手和新手的区别是，高手能用最少的CODE完成同样的功能，而且保证coner最少，bug最少，可读性很高。往往新手写的RTL都是晦涩难懂的而高手些的都很间接。就是一些不容易发生和验证的情况，但是那些情况会导致你的设计有问题。