首页 > 代码库 > FPGA 复位电路设计
FPGA 复位电路设计
复位电路不论对FPGA还是对ASIC都是十分重要的,因为差的复位电路有可能引发不可重复的故障。
1 完全异步复位将引发的问题
完全异步复位在确立和释放时都是异步的,它可能使系统进入准稳态。
2 完全同步复位
3 异步确立和同步释放的电路将比完全同步或者异步的电路提供更可靠地复位。
代码如下
module reset(
input clk, rst_n,
output reg asy_rst
);
reg r1;
always@(posedge clk or negedge rst_n)
if(!rst_n)begin
r1<=0;
asy_rst<=0;
end
else begin
r1<=1;
asy_rst<=r1;
end
endmodule
4 不同类型的复位应该在多个always中实现,例如下降沿复位和上升沿复位应该分开,也有可能双边复位,电平复位等。
5 内部逻辑电路的冒险也可能引发系统复位。
6 对于不同的时钟域应该使用分开的复位同步器。
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉: 投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。