首页 > 代码库 > verilog HDL 编码风格
verilog HDL 编码风格
1、有意义且有效的名字。
2、同一信号在不同层次应该保持一致。
3、添加有意义的后缀,使信号的有效性更加明确。
4、模块输出寄存器化,使得输出的驱动强度和输入延时是可以预测的。
5、使用括号表明优先级。
6、每一个if都应该有一个else。如果esle没有任何相应的动作,则用一条空语句。(if。。esle可能有优先级)
7、case 语句最好有一个default分支,如果default不要执行动作就使用空语句。
8、在每个 模块的开始做模块级的注释,在模块端口列表中出现的信号做简要的功能描述。
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉: 投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。