VHDL测试文件写法
2024-07-21 03:33:50 217人阅读
今天偶然要写来测试芯片的。以前都是写的verilog,无奈芯片使用VHDL写的,好像不能用verilog写的测试文件去测vhd文件。所以只能现学。在这里贴出基本的格式,以后方便查阅。
(VHDL易错点,在每个end……后都会有分号,经常忘记)
VHDL测试文件写法
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉:
投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。