首页 > 代码库 > VHDL TestBench 测试终止时自动结束仿真——assert方法
VHDL TestBench 测试终止时自动结束仿真——assert方法
可在结束仿真位置添加如下代码：
assert false
report "Simulation is finished!"
severity Failure;
则在Modelsim run -all下自动终止并打印"Simulation is finished!"。
声明：以上内容来自用户投稿及互联网公开渠道收集整理发布，本网站不拥有所有权，未作人工编辑处理，也不承担相关法律责任，若内容有误或涉及侵权可进行投诉： 投诉/举报 工作人员会在5个工作日内联系你，一经查实，本站将立刻删除涉嫌侵权内容。