首页 > 代码库 > FPGA 设计中的流量,时滞,时序
FPGA 设计中的流量,时滞,时序
FPGA 设计中的流量,时滞,时序
流量:每个时钟周期能够传输的数据位。
时滞:数据从输入到输出需要经历的时钟周期;
时序:两个元件之间的最大延迟,他决定系统的最高时钟速度。
1 采用流水线可以提高 流量;
例如计算X^3,迭代结构
流水线:
此时
流量=8/1
时滞=3
时序=乘法器延迟
2 如果要求低时滞则可以去掉寄存器
3 降低时序,提高时钟频率的方法
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉: 投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。