首页 > 代码库 > 信号完整性之差分对设计4(差分对约束)
信号完整性之差分对设计4(差分对约束)
建立差分对约束:
(1)设置差分对约束,从SigXplorer PCB SI GXL打开diff_sim.top拓扑。
(2)执行Setup-Constraints,弹出Set Topology Constraints对话框
(3)选择Diff Pair标签页,设置如图:
(4)单击OK,关闭对话框,File->Save,保存拓扑,File->Exit。
(5)应用差分对拓扑,打开Allegro Constraint Manager窗口,执行File-Import-Electrical CSets,弹出对话框,双击diff_sim.top。
(6)在Allegro Constraint Manager窗口双击Electrical Constraint Set-All Constraints的表格符号,可以查看所有约束。
(7)双击Net-Routing-Differential Pair前的表格符号
(8)右击DPLOOPIN后面的Referenced Electrical CSet表格,在弹出的菜单中选择Change,弹出Electrical CSet References,下拉中选择DIFF_SIM。
(9)单击OK,关闭Electrical CSet References对话框,单击Close,关闭Electrical Cset Apply Information窗口。
(10)File->Save as,保存为PCI5.brd。
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉: 投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。