1、安win->所有程序->键找到xilinx design tools –>ise design tools 里找到Simulation Library Compilation Wizard，如果modelsim 是64位就要选择64位文件夹下的，32位选择32位文件夹下的

2、找到modelsim 的安装目录把modelsim.ini 的只读属性去掉

3、Ise 仿真库编译工具，选择modelsim se

4、设置modelsim 仿真工具启动工具路径

5、语言选择 Verilog or vhdl or both 选择器件库

6、编译1

7、Library 存放路径默认即可

8、生成编译库后xilinx 的默认路径找到modelsim.ini文件并打开

把其中的选中部分复制到modelsim安装路径下的modelsim.ini文件中，也就是之前把写只读属性去掉的那个文件

复制完成后关闭modelsim.ini文件把只读属性选中。

特此注意：如果一点点击了编译开始千万不要中断，如果中断只能重新装系统才能编译库！！

如果第一次设置不正确但是点击了编译库，那么让程序编译完成之后，再去更改设置。

更多FPGA知识请关注v3学院微信群