首页 > 代码库 > TI_DSP总线bus - 1(概述)
TI_DSP总线bus - 1(概述)
TI C66x DSP有两种总线,数据总线与配置总线。一些外设有数据与配置总线,然而其他的仅有一种总线接口。总线接口宽度与速度各个外设不一样。配置总线主要用于访问外设的寄存器空间,数据总线主要用于数据的传输。
CPU,EDMA TC,外设等分为两类:master与slave。masters用于发起read与write操作,不依赖于EDMA传输;slaves依赖于master发起的read与write操作。
Masters与slaves通过TeraNet(switch fabric)总线通信,Teranet是内部总线switch fabric,不能编程,TeraNet实际上是芯片内部总线矩阵,因为不是所有的master和slave都能互相访问,TI C66x data manual中主告诉了客户哪些master和slave是可以互相访问的(参考table-4-1,2,3)。DSP设备包含两种类型TeraNet总线:数据总线,配置总线。数据总线用于片上高速数据传输,连接了masters与slaves。配置总线用于访问外设寄存器空间,连接了masters与slaves。
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉: 投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。