首页 > 代码库 > v3学院 FPGA专家 带你学习FPGA实现格雷码跨时钟域异步fifo
v3学院 FPGA专家 带你学习FPGA实现格雷码跨时钟域异步fifo
当由慢时钟域到快时钟域,肯定需要一个buffer做缓冲,这样才能完成时钟域的转换。一般这种情况都选择FIFO来做缓冲。
当读写FIFO的时钟不同那么称为异步FIFO,FIFO就是一个”环形存储器”读操作会把读指针指向下一个读数据,写操作会把写指针指向下一个写数据地址。当读指针追上写指针时称作读空,当写地址追上读地址时称作写满。
读空,写满标志的产生
格雷码地址编码产生
异步fifo整体逻辑框图
请扫二维码加入fpga圈
代码实现请持续关注,下次讲解!
本文章原创,来自v3学院 www.v3edu.org
v3学院 FPGA专家 带你学习FPGA实现格雷码跨时钟域异步fifo
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉: 投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。