首页 > 代码库 > verilog 1
verilog 1
1 module fa_str(a,b,cin,sum,cout); 2 input a,b,cin; 3 output sum,cout; 4 wire s1,t1,t2,t3; 5 xor 6 ux1(s1,a,b), 7 ux2(sum,s1,cin); 8 and 9 ua1(t3,a,b), 10 ua2(t2,b,cin), 11 ua3(t1,a,cin); 12 or 13 uo1(cout,t1,t2,t3); 14 endmodule
verilog 1
声明:以上内容来自用户投稿及互联网公开渠道收集整理发布,本网站不拥有所有权,未作人工编辑处理,也不承担相关法律责任,若内容有误或涉及侵权可进行投诉: 投诉/举报 工作人员会在5个工作日内联系你,一经查实,本站将立刻删除涉嫌侵权内容。